

PEGASO
Università Telematica

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

Indice

1. CIRCUITO DI LETTURA DEI REGISTRI 3

2. CIRCUITO DI SCRITTURA DEI REGISTRI 5

3. RILEVAZIONE E CORREZIONE DI ERRORI 7

BIBLIOGRAFIA 9

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

1. Circuito di lettura dei registri

La possibilità di realizzare i dispositivi *bistabili* capaci di memorizzare il valore di un singolo bit consente di memorizzare sequenze di N bit mediante N dispositivi *bistabili*, uno per ogni posizione dei bit della sequenza, che costituiscono un *Registro*.

La CPU di un computer contiene al suo interno un blocco di Registri che per la vicinanza e per il numero limitato di locazioni che lo costituiscono e caratterizzato da un tempo di accesso molto ridottoper le operazioni di lettura e scrittura.


Nella implementazione della CPU a ciclo singolo del MIPS è stata descritta l'utilizzazione del **blocco dei Registri** costituito da32 locazioni capaci di memorizzare 32 bit. Ogni locazione è individuata mediante un Indirizzo di 5 bit.

L'accesso in LETTURA non richiede un segnale di controllo di attivazione e viene effettuato in anticipo subito dopo il Prelievo (*Fetch*) dell'istruzione dalla Memoria.

Vengono letti contemporaneamente i contenuti di due Registri individuati dagli indirizzi presenti nei campi Istruzione[25-21] e Istruzione[20-16] inviati ai rispettivi terminali *input*.

I valori letti, rappresentati da sequenze di 32 bit, sono resi disponibili sui terminali *output* denotati con *Dato letto 1* e *Dato letto 2*.


Nella seguente figura è riportato lo schema che rappresenta sinteticamente il banco dei Registri della CPU a ciclo singolo MIPScon l'indicazione dei terminali *input* e *output* che sono relativi alla **lettura** dei dati:



Il CIRCUITO di LETTURA che individua il registro da leggere è costituito da un modulo combinatorio di tipo *multiplexer* 25 a 1 che riceve in *input* i 5 bit dell'Indirizzo del Registro da cui leggere il Dato.

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

La seguente figura presenta uno schema generale del **circuito di lettura** del banco di Registri che fornisce i due dati letti subito dopo la fase di *Prelievo* (Fetch) dell'istruzione, utilizzando due *multiplexer* per instradare sui terminali *output* i valori delle sequenze binarie contenute nei due Registri letti. Nel caso della CPU MIPS i registri sono in numero di 32 quindi *n*-1 = 32-1 = 31.



I valori che costituiscono gli *input* dei *multiplexer* che **controllano la scelta** dei due registri da selezionare sono i 5 bit degli INDIRIZZI nei campi Istruzione[25-21] e Istruzione[20-16].

I valori che costituiscono gli *input* ***dati*** dei ***multiplexer*** tra i quali scegliere sono le 32 sequenze di 32 bit contenute nei Registri.

Ogni sequenza di 32 bit è memorizzata in un Registro mediante 32 *Flip-Flop*. Gli *output* che rappresentano lo stato dei *Flip-Flop* sono connessi ai terminali *input dati* di entrambi i *multiplexer*.

Il terminale *output* del *multiplexer* su cui viene instradata la sequenza di bit che rappresenta il dato letto nel registro selezionato è costituito da 32 linee.

PEGASO
Università Telematica


Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

2. Circuito di scrittura dei registri

L'accesso in SCRITTURA ai Registri è una operazione che distrugge il contenuto memorizzato, quindi il contenuto viene protetto da un *segnale di controllo* di un bit, che se è uguale a 1 consente la scrittura, se è uguale a 0 non la consente. Nella CPU MIPS questo segnale è denominato ***RegWrite*.**

Per effettuare la scrittura di un Registro occorre fornire in*input* i 5 bit del relativo Indirizzo che lo individua, e i 32 bit del contenuto da memorizzare.

Lo schema nella seguente figura rappresenta sinteticamente il blocco dei Registri della CPU a ciclo singolo MIPS, con l'indicazione dei terminali *input* e *output* relativi alla **scrittura** dei dati.




Il CIRCUITO di SCRITTURA individua il Registro da scrivere mediante un modulo combinatorio di tipo *decodificatore* 5 a 2^5 che riceve in *input* i 5 bit dell'Indirizzo del Registro in cui scrivere il Dato.

Quindi, **solo il bit *output*** del *decodificatore* che corrisponde al numero intero rappresentato dai 5 bit dell'Indirizzo ha **valore 1**, tutti**i rimanenti bit *output*** del *decodificatore* hanno **valore 0.**

La seguente figura presenta lo schema generale del **circuito di scrittura** del banco di Registri. Nel caso della CPU MIPS i registri sono in numero di 32 quindi 2^n-1 = 2^5-1 = 32-1 =31.

PEGASO
Università Telematica

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).



Ogni bit *output* del *decodificatore* associato ad uno specifico registro viene posto in AND con il segnale di controllo ***RegWrite***.

Il risultato della porta AND viene inviato al terminale *input* denotato con la lettera **C** (Controllo) del corrispondente Registro per attivarne la scrittura solo quando entrambi i bit hanno valore 1 (cioè quando il Registro è quello selezionato mediante l'Indirizzo di 5 bit edil *segnale di controllo RegWrite* consente la scrittura) e viene posto in AND con il *segnale clock* che raggiunge tutti i *Flip-Flop*.

La sequenza di 32 bit del Dato scritto nel Registro è rappresentata da un segnale di altrettante linee che viene inviato ad ogni Registro sul terminale *input* denotato con la lettera **D** (Dato).

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

3. Rilevazione e correzione di errori

Le operazioni di trasferimento di dati codificati mediante segnali elettrici sono soggette ad errori dovuti a cause fisiche che determinano il cambiamento del valore di uno o più bit.

L'importanza dell'affidabilità della rappresentazione delle informazioni ha determinato lo sviluppo di ***tecniche di codifica*** con lo scopo di riconoscere il verificarsi di tali errori e anche di correggerei valori sbagliati.

Tutte queste tecniche devono ricorrere all'introduzione di RIDONDANZA nella rappresentazione, vale a dire alla utilizzazione di sequenze binarie con una lunghezza maggiore della minima che consente di codificare le informazioni.

Di conseguenza, il verificarsi di errori che modificano bit nella trasmissione di una sequenza fornisce una delle altre tre sequenze ammesse dalla codifica senza possibilità di riconoscere che si è verificato un errore.

Il **CODICE A CONTROLLO DI PARITÀ** è una semplice tecnica che consente di segnalare un numero dispari di errori che possono verificarsi in sequenze binarie di fissata lunghezza.

Questa tecnica utilizza un solo bit ridondante aggiunto allesequenze binarie di lunghezza N che codificano l'informazione.

Il bit aggiunto è detto *bit di parità* ed il suo valore è stabilito contandogli 1 presenti nella sequenza di lunghezza N.

Quindi, la lunghezza delle sequenze utilizzate per la codifica delle informazioni aumenta e diventa N+1.

Si definiscono due varianti equivalenti del *codice a controllo di parità*:

- **il controllo di parità pari** pone il *bit di parità* uguale a 1 se il numero di 1 nella sequenza di lunghezza N è dispari (in questo modo il numero totale di 1, incluso il bit di parità, è *pari*)
- **il controllo di parità dispari** pone il *bit di parità* uguale a 1 se il numero di 1 nella sequenza di lunghezza N è pari (in questo modo il numero totale di 1, incluso il bit di parità, è *dispari*).

Poiché un numero **DISPARI** di errori (un valore 0 diventato 1 oviceversa) **cambia la parità** del numero totale di 1 presenti in una sequenza, il *codice a controllo di parità* consente di SEGNALARE il verificarsi di un numero dispari di errori che si possono verificarein qualunque

PEGASO
Università Telematica

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

posizione della sequenza di N+1 bit, compresa la posizione del *bit di parità* posto tipicamente ad uno degli estremi.

Invece, il *codice a controllo di parità* NON PUÒ SEGNALAREil verificarsi di un numero **PARI** di errori poiché in questo caso **non cambia la parità** del numero totale di 1 presenti nella sequenzaoriginaria e in quella scorretta.

ESEMPIO: *CODIFICA con controllo di PARITÀ PARI*.

Il bit di controllo di parità evidenziato in rosso è aggiunto a destra della sequenza. Il suo valore può essere calcolato sia considerando il valore dei rimanenti bit, sia considerando il valore di tutti i bit della sequenza.

sequenza:	0 1 0 1 1	
codifica con controllo di parità:	0 1 0 1 1 **1**	
		CALCOLO DEL BIT DI PARITÀ
sequenza con 1 ERRORE	0 0 0 1 1 **1**	bit di parità pari = **0** errore **rilevato**

Altri casi con numero di errori dispari e pari sono analoghi.

Il *codice a controllo di parità* introducendo la minima ridondanza di un solo bit permette di segnalare il verificarsi di un numero dispari di errori in una sequenza, ma non consente la correzione dell'errore.

Sono state definite tecniche di codifica che mediante l'introduzione di un maggiore numero di bit ridondanti consento anche di correggere un fissato numero di errori.

Una delle tecniche più note è la **CODIFICA DI HAMMING**, ideata da Richard W. Hamming nel 1950, che aggiunge tre bit ridondanti per ogni quattro bit della sequenza. Può CORREGGERE ogni errore su un SINGOLO bit.

La costruzione di un *Codice di Hamming* può essere fatta con tecniche di Algebra lineare utilizzando matrici opportunamente definite.

PEGASO
Università Telematica

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

Bibliografia

- D. A. Patterson, J. L. Hennessy, "Struttura e progetto dei calcolatori", Zanichelli.

PEGASO
Università Telematica

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).